Самостійна робота 11

Інструкція до самостійної роботи № 11

Тема: Пристрої аналогово-цифрові та цифро-аналогові перетворювачі

 

Студенти  повинні знати:

  • храктеристику центрального процесора ЕОМ;
  • храктеристику внутрішньої памяті;
  • храктеристику енергозалежної памяті;
  • храктеристику внутрішньої памяті;

 

Студенти  повинні вміти:

  • проводити дослідження роботи аналогово-цифрові перетворювачів ЕОМ;
  • проводити дослідження роботи цифро-аналогових перетворювачів ЕОМ;

 

План

   1. Рекомендована література:

  1. Борзенко А.Е. IBM PC: Устройство, ремонт, модернизация. – М.: ТОО Фирма «Компьютер Пресс», 1995. – 298 с.: ил.  
  2. Кравчук С.О., Шохін В. О. Основи комп’ютерної техніки. –К: Каравела, 2005.– c.95-111

    2. Завдання до самостійної роботи

  1. Опрацювати рекомендовану літературу.
  2. Ознайомитися з теоретичним матеріалом.
  3. Надати відповіді на питання згідно вимог.

Питання:

  1. Алгоритм асинхронного обміну при паралельній передачі даних
  2. Опишіть принцип паралельної передачі даних між контролером та ПП.
  3. Який спосіб передачі даних забезпечує більш високу швидкість обміну даними?
  4. Чим відрізняється послідовна передача даних від паралельної?
  5. Як перетворюються дані, що надходять з лінії зв’язку у послідовному коді у контролері, в паралельний код?
  6. Різновид прямого доступу до пам'яті з "захопленням циклу".
  7. Які два етапи містить у собі ініціююча програма?
  8. Чим відрізняється режим ПДП із блокуванням процесора від режиму ПДП із "захопленням циклу"?

 

 Теоретичний матеріал

Контролери переферійних пристроїв (ПП)

На рис.1. наведена блок-схема типового контролера ПП в мікроЕОМ, що мають системний інтерфейс із ізольованими шинами адреси й даних. Основу контролера ПП становлять кілька регістрів, які служать для тимчасового зберігання переданої інформації. Кожен регістр має свою адреса (такі регістри називають портами вводу-виводу). Регістри вхідних і вихідних даних працюють відповідно тільки в режимі читання й тільки в режимі запису. Регістр стану працює тільки в режимі читання й містить інформацію про поточний стан ПП (включене/виключене, готове/не готове до обміну даними й т.п.). Регістр керування працює тільки в режимі запису й служить для прийому з мікроЕОМ наказів для ПП. Логіка управління контролера ПП виконує селекцію адрес регістрів контролера, прийом, обробку й формування

керуючих сигналів системного інтерфейсу, забезпечуючи тим самим обмін інформацією між регістрами контролера й шиною даних системного інтерфейсу мікроЕОМ. Прийомопередавач шин адреси й даних служать для фізичного підключення електронних схем контролера до відповідних шин системного інтерфейсу.

                                                   

Паралельна передача даних

Паралельна передача даних по своїй організації є найбільш простим способом обміну. Для організації паралельної передачі даних крім шини даних, кількість ліній у якій дорівнює числу одночасно переданих бітів даних,  використається мінімальна кількість керуючих сигналів.

У простому контролері ПП, що забезпечує побайтну передачу даних у ПП у шині зв'язку з ПП використається всього два керуючі сигнали - "Вихідні дані готові" й "Дані прийняті". Для формування керуючого сигналу "Вихідні дані готові" і прийому з ПП керуючого сигналу "Дані прийняті" у

контролері використається одно розрядний адресний регістр стану й керування (А2). При цьому формується: o керуючий сигнал (КС) системного інтерфейсу "Готовність ПП"; o ознака готовності ПП до обміну, передана на процесор по одній з ліній даних системного інтерфейсу за допомогою стандартної операції введення під режимом програми асинхронного обміну.

Логіка управління контролера забезпечує селекцію адрес регістрів контролера, прийом КС системного інтерфейсу й формування на їхній основі внутрішніх керуючих КС контролера, формування використання КС системного інтерфейсу "Готовність ПП". Для сполучення регістрів контролера з байтами адреси й даних системного інтерфейсу в контролері використаються приймачі шини адреси й прийомопередавачі шини даних. Розглянемо на прикладі, яким чином контролер ПП забезпечує паралельну передачу даних у ПП під керуванням програми асинхронного обміну. Алгоритм ПП асинхронного обміну в цьому випадку передачі простий. 1. Процесор мікроеом перевіряє готовність ПП до прийому даних. 2. Якщо ПП готове до прийому даних (логічний 0 у регістрі стану й керування), то дані передаються із шини даних системного інтерфейсу в регістр даних контролера ПП. Інакше повторюється пункт 1. ПРИКЛАД. Фрагмент програми передачі байта даних в асинхронному режимі з використанням паралельного інтерфейсу. Перевірка вмісту регістра стану й керування, тобто готовності ПП до прийому даних. При виконанні команди процесор по шині адреси передає контролеру адресу А2, супроводжуючи його сигналом "Введення". Логіка управлінняконтролера, реагуючи на ці сигнали, забезпечує передачу в процесор вмісту регістра стану й керування по одній з ліній шини даних системного інтерфейсу (наприклад, може бути старший розряд шини даних). Перехід, якщо мінус, процесор перевіряє значення старшого розряду прийнятого слова даних. Одиниця в старшому розряді (знак мінус) вказує на неготовність ПП до прийому даних й, отже, необхідність повернення до перевірки вмісту А2, тобто процесор, виконуючи дві перші команди, очікує готовність ПП до прийому даних. Нуль у старшому розряді підтверджує готовність ПП й, отже, можливість передачі байта даних. Пересилання даних з регістра процесора в регістр даних контролера. Процесор по шині даних передає в контролер адреса А1, а по шині даних - байт даних, супроводжуючи їхнім сигналом "Введення".

Послідовна передача даних

Використання послідовної лінії зв'язку для обміну даними з ПП покладає на контролери ПП додаткові, в порівнянні з контролерами для паралельного обміну, функції. По-перше, виникає необхідність перетворення формату даних з паралельного формату, у якому вони надходять у контролер ПП, у послідовний при передачі у ПП. По-друге, потрібно реалізувати  відповідному режиму роботи ПП спосіб обміну даними: синхронний або асинхронний.

Синхронні послідовні інтерфейси

Простий контролер для синхронної передачі у ПП по послідовній лінії зв'язку (послідовний інтерфейс) 8-розрядний буферний регістр контролера служить ля тимчасового зберігання байта даних. Запис у буферний регістр із шини системного інтерфейсу здійснюється так, як й у паралельному інтерфейсі, тільки при наявності одиниці в однорозрядному регістрі стану контролера. Одиниця в регістрі стану вказує на готовність контролера прийняти

черговий байт у буферний регістр. Вміст регістра передається в процесор по одній з ліній шини даних системного інтерфейсу й використовується для формування керуючого сигналу системного інтерфейсу "Готовність ПП". При запису чергового байта в буферний регістр, обнуляється регістр стану А2. Програма запису байта даних у буферний регістр аналогічна програмі паралельної передачі, за винятком команди переходу (потрібно використати команду перехід, якщо плюс). Перетворення даних з паралельного формату, у якому вони надійшли в буферний регістр контролера із системного інтерфейсу в послідовний і передача їх у лінію зв'язку здійснюється в регістрі зсуву за допомогою генератора тактових імпульсів і двійкового 3-розрядного лічильника імпульсів. Послідовна лінія зв'язку контролера з ПП підключається до виходу молодшого розряду регістра зсуву. По

черговому тактовому імпульсу вміст регістра зсуву зрушується на один розряд вправо й у лінію зв'язку "Дані" видається значення чергового розряду. Одночасно зі зрушенням у ПП передається по окремій лінії тактовий імпульс "Синхронізація". Таким чином, кожен, переданий по лінії "Дані" біт інформації супроводжується синхронізуючим сигналом по лінії  Синхронізація", що забезпечує його однозначне сприйняття на прийомному кінці послідовної лінії зв'язку. Кількість переданих у лінію тактових сигналів, а отже, і переданих біт інформації підраховується лічильником тактових імпульсів. Як тільки вміст лічильника стає рівним О, тобто передані 8 біт (1 байт) інформації, формується керуючий сигнал "Завантаження", що забезпечує запис у регістр зсуву чергового байта з буферного регістра. Цим же керуючим сигналом встановлюється в "1" регістр стану. Черговим почнеться черговий цикл видачі 8 бітів інформації зі регістра зсуву в лінію зв'язку. При записі байта даних у буферний регістр обнуляється регістр стану контролера. Нуль у цьому регістрі вказує, що в лінію зв'язку передається байт даних з регістра зсуву, а наступний переданий байт даних завантажений у регістр зсуву. Простий контролер для послідовного синхронного прийому даних ПП складається з тих же компонентів, що й контролер для синхронної послідовної передачі, за винятком генератора тактових імпульсів. Буферний регістр контролера служить для тимчасового зберігання байта даних, що надійшов з регістра зсуву. Читання байта даних з буферного регістра виконується так само, як і в паралельному інтерфейсі.