Лекція 4

Лекція 4

Система введення-виведення. Контролери периферійних пристроїв ЕОМ. Контролер паралельної передачі даних. Синхронний послідовний інтерфейс. Контролер ПДП

1. Структура ПЕОМ

Типова структура ЕОМ складається з процесора, пам'яті і пристроїв вводу-виводу (мал.1). ДО ЕОМ можна підключити велике число різноманітних пристроїв вводу-виводу або, як часто говорять, зовнішніх пристроїв (ЗП). Розглянемо організацію зв'язків між процесором і ЗП
«Серцем» ЕОМ є процесор (Пр), до складу якого входять: пристрій керування (ПК), арифметико-логічний пристрій (АЛП) і регістри (Рг). ПК - організує вибірку команд із пам'яті і їхнє виконання;; АЛП – робить операції над даними; Рг – служать для тимчасового збереження даних. Пам'ять призначена для збереження команд і даних. Процесор і пам'ять часто називають центральна частина ЕОМ. Пристрої вводу (Уввд) зчитують інформацію з визначених носіїв і представляють її у формі електричних сигналів. Пристрої введення-виводу (Увив) представляють результат обробки інформації в зручній формі для її сприйняття.

2. Система введення-виведення

Зовнішній світ і центральна частина ЕОМ обмінюються повідомленнями за допомогою системи введення-виводу (СВВ). Введеням-виводм називаються передачі даних між центральною частиною (ядром) і зовнішніми пристроями (периферійними). Під СВВ варто розуміти сукупність апаратних і програмних засобів, що забезпечують одержання даних від джерел у зовнішньому світі і розміщення їх у пам'яті, тобто введення даних, а також витяг даних з визначених областей пам'яті і передачу їх споживачам інформації в зовнішньому світі, тобто вивід даних. Система введення-виводу містить у собі шини системного інтерфейсу, контролери зовнішніх пристроїв, інтерфейси зовнішніх пристроїв (малі інтерфейси) (Рис.2.), а також допоміжні схеми, що забезпечують передачу електричних сигналів по лініях інтерфейсів.

Незважаючи на розмаїтість ЗП, розроблено кілька стандартних режимів передачі. Основними з них є:

- програмний уведення-висновок (називається також програмно- керованим);
- уведення-висновок по перериванню (різновид програмного);
- прямий доступ до пам'яті (ПДП).

Перший режим характеризується тим, що ініціювання і керування введенням-виводом здійснюються процесором, а ЗП грають порівняно пасивну роль і сигналізують тільки про свій стан, зокрема про готовність до операцій. В другому режимі В-В ініціюється не процесором, а ЗП, що генерує спеціальний сигнал переривання. Реагуючи на цей сигнал готовності пристрою до передачі даних, процесор переключається на підпрограму обслуговування пристрою, що викликав переривання. У режимі ПДП, коли пропускної здатності процесора не досить, дії процесора припиняються, він відключається від системного інтерфейсу і зовсім не бере участь у передачі даних між пам'яттю і швидкодіючими ЗП.

3. Програмно-керована передача даних

Пристрої введення-висновку передають в ЕОМ і одержують від неї, як правило, великий обсяг інформації, що не може бути розміщений тільки в регістрах процесора. Тому інформація передається з ЗП в пам'ять ЕОМ і поступає на ЗП з пам'яті. При цьому обмін може йти під керуванням програми ЕОМ через регістри процесора (програмно-керована передача даних) або під керуванням спеціального ЗП (контролера прямого доступу в пам'ять), минаючи процесор (передача даних при прямому доступі до пам'яті). Програмно-керований обмін здійснюється малими порціями, при прямому доступі до пам'яті інформація передається великими блоками. При використанні програмно-керованого обміну повинна бути складена програма для пересилання даних з пам'яті ЕОМ в акумулятор і далі в регістр даних контролера ЗП (або з регістра даних контролера ЗП в акумулятор і потім у пам'ять ЕОМ). У цій програмі можна реалізувати один із трьох видів подібного обміну: синхронний, асинхронний і по перериванню. Синхронний обмін можна використовувати лише для зв'язку з такими ЗП, для яких точно відомий час виконання операції (наприклад, максимально можливий час, затрачуваний на печатку одного символу), при цьому програму обміну необхідно складати так, щоб команди на обмін йшли з інтервалами не меншими, ніж час виконання однієї операції обміну. Однак при його використанні для передачі даних між ЕОМ і порівняно повільним ЗП, як правило, не вдається цілком завантажити ЕОМ на час між двома пересиланнями даних. Асинхронний обмін широко використовується в мікро ЭВМ. При його реалізації інтервал між командами передачі даних задається самим зовнішнім пристроєм. Контролери цих ЗП забезпечуються регістром стану, що інформує ЕОМ про готовність пристрою до обміну u1110 .нформацією (наприклад, пристрій друку встановлює сигнал готовності лише тоді, коли воно закінчує друк попереднього символу, у неї заправлена папір і барвна стрічка). Таким чином, при асинхронному обміні ЗП сам інформує ЕОМ про завершення попередньої операції і готовності до виконання нової операції. Однак ЕОМ повинна витрачати час па очікування моменту готовності, а тому що готовність перевіряється програмним шляхом, де в цей час ЕОМ не може виконувати ніякого іншої роботи з перетворення даних. Обмін по перериванню програми відрізняється від асинхронного обміну тим, що готовність ЗП до обміну перевіряється за допомогою апаратних засобів ЕОМ, а не програмним шляхом. Це дозволяє організувати роботу ЕОМ у такий спосіб. Машина виконує яку-небудь програму (назвемо її основною або фоновою), не зв'язану з обміном. Коли ЗП готовий до прийому або видачі інформації, воно посилає в ЕОМ сигнал готовності, що сприймається спеціальним блоком ЕОМ (наприклад, контролером переривань). Цей блок припиняє (перериває) виконання основної програми і передає керування підпрограмі, що організує потрібний вид обміну даними. Коли виконання підпрограми завершується, відновляється робота ЕОМ по основній (тимчасово перерваній) програмі.

 

4. Інтерфейси ЕОМ

Інтерфейси – це сукупність апаратних і програмних засобів, що забезпечують спільну погоджену роботу різних пристроїв ЕОМ. Системний інтерфейс (СІ) – забезпечує взаємодію між модулями обчислювальної системи (ОС). Група малих інтерфейсів (інтерфейси ЗП) забезпечують підключення різних ЗП до контролерів (мал. 2). Сукупність ліній, що передають сигнали одного функціонального призначення, називаються шиною (BUS). Розрізняють наступні основні шини системного інтерфейсу: ШД (шина даних) – лінії, по яких рівнобіжним кодом передаються біти даних; ША (шина адреси) – лінії, по яких рівнобіжним кодом передаються адреси комірок пам'яті, адреси регістрів контролерів і адреси пристроїв (кількість ліній ША визначає можливий адресний простір); ШК (шина керування) – містить лінії (звичайно односпрямовані), по яких передаються сигнали керування, запити, індикація і т.д. У системах уведення-висновку більшості сучасних мікроеом можна виділити два рівні сполучення ЗП з процесором і пам'яттю. На першому рівні контролери ЗП сполучаються з процесором і пам'яттю через системний інтерфейс мікроеом, що забезпечує комплексування окремих пристроїв мікроеом у єдину систему. На другому рівні сполучення контролери за допомогою шин зв'язку з ЗП з'єднуються з відповідними зовнішніми пристроями мікроеом. На першому рівні сполучення набір шин інтерфейсу введення-висновку й алгоритм його функціонування цілком визначається типом БІС процесора - його системним інтерфейсом. Незважаючи на широку розмаїтість системних інтерфейсів мікроеом, у загальному випадку можна виділити два основних способи використання системного інтерфейсу для організації обміну інформацією з ЗП: 1) із застосуванням спеціальних команд введення-виводу; 2) за аналогією зі звертаннями до пам'яті. При використанні для обміну з ЗП команд введення-виводу адреса (номер) ЗП передається по шині адреси. Однак по тій же шині передаються й адреси комірок пам'яті. Інформація із шини адреси має є адресою (номером ЗП тільки при наявності спеціальних керуючих сигналів. Такими сигналами можуть бути, наприклад, "Введення з ЗП" і "Вивід у ЗП" (мал.3.1), що ініціалізується відповідними командами введення-виводу мікроЕОМ.

Для синхронізації роботи процесора мікроЕОМ і контролерів ЗП, а точніше для вказівки моментів часу визначаючих готовність даних у ЗП для передачі або підтверджуючий їхній прийом, може служити керуючий інформаційний, сигнал "Готовність ЗП". Такого простого набору керуючих сигналів у загальному випадку досить для організації програмно-керованого обміну даними з ЗП на першому рівні (процесор - контролер ЗП). Порядок використання описаних вище керуючих сигналів при виконанні операції ВВЕДЕННЯ і ВИВОДУ проілюстрований мал. 3.2. Операція ВИВІД (мал. 3.2, а), ініціалізована відповідною командою процесора, виконується в такий спосіб. Мікропроцесор виставляє на лініях адресної шини адреси (номер) ЗП, на лініях шини даних - значення розрядів виведеного слова даних і одиничним сигналом по лінії "Вивід ЗП" указує тин операції. Контролер ЗП, що адресується приймає дані, пересилає їх у ЗП й одиничним сигналом по лінії "Готовність ЗП" повідомляє процесорові, що дані прийняті, і можна зняти інформацію із шин даних, а також сигнал "Вивід у ЗП". Виконання операції ВВЕДЕННЯ (мал. 3.2, 6) починається з того, що мікропроцесор виставляє на лініях адресної шини адреса (номер) ЗП й одиничним сигналом на лінії "Введення з ЗП" указує тип виконуваної операції. По сигналі "Уведення з ЗП" контролер адресуемого ЗП зчитує слово даних з ЗП, виставляє на лініях шини дані значення розрядів слова й одиничним сигналом по лінії "Готовність ЗП " сповіщає про це процесорові. Прийнявши дані з контролера ЗП, процесор знімає сигнали з шини адреси і лінії "Введення з ЗП ".
При реалізації в мікроЕОМ обміну з ЗП за аналогією зі звертаннями до пам'яті відпадає необхідність у спеціальних сигналах, які вказують, що на шині адреси знаходиться адреса ЗП. Для адрес ЗП відведена частина адресного простору мікроЕОМ, і в контролерах ЗП вдається легко організувати секцію адрес ЗП -виділення власної адреси ЗП з усієї множини адрес, переданих по лініях адресної шини. Однак залишається необхідність передавати у ЗП наказ на введення або вивід інформації. Для цих цілей використовуються лінії керуючої шини "Читання" і "Запис", що забезпечують обмін інформацією мікропроцесора з модулями пам'яті (мал. 3.3).
Тимчасові діаграми операцій ВВЕДЕННЯ і ВИВОДУ при організації обміну з ЗП за аналогією з пам'яттю цілком відповідають розглянутим раніше (мал. 3.2). Приведений тут мінімальний набір керуючих (інформаційних) сигналів дозволяє організувати обмін з ЗП не тільки в асинхронному режимі, але й у режимі переривання програми. Правда, при цьому істотно ускладнюються алгоритми використання керуючих сигналів (ВКС) і, як наслідок, апаратура для їхньої обробки. Більш раціональним виявляється збільшення числа ВКС для того, щоб кожен режим обміну ідентифікувався окремим сигналом або набором сигналів. Для цього в системних інтерфейсах уводяться лінії для передачі сигналів запиту на переривання і надання переривання, запити на надання прямого доступу до пам'яті і його представлення і т.п. Але в мікроеом необхідно керувати ще режимами роботи контролерів різноманітних ЗП, багато з яких являються досить складними пристроями. При цьому кожен контролер сприймає окремий, властивий тільки даному ЗП набір команд керування (наказів ЗП). Рішення зазначеної проблеми здійснюється шляхом мультиплексировання ___________шини даних, тобто використання її для обміну з контролерами ЗП як даними (в один моменти часу), так і частиною керуючої інформації (в інші моменти часу). Однак інформація, що пересилається, повинна розміщатися в різних регістрах контролера ЗП: дані - у регістрі даних, а керуюча - в одному або декількох регістрах стану і керування (кількість цих регістрів зростає зі збільшенням складності ЗП і зменшенням розрядності переданих слів, тобто ширини шини даних). Це ставить нову задачу - вибір одного або декількох регістрів контролера ЗП. Найбільше просто ця задача вирішується виділенням кожному регістрові контролера власної адреси в системі адрес мікроеом. У цьому випадку організація обміну інформацією мікропроцесора з регістрами контролерів не потребує додаткової лінії системного інтерфейсу, тому що для адресації регістрів використовується шина адреси. Таким чином, у мікроЕОМ кожному ЗП виділяється стільки адрес, скільки регістрів у його контролері.

3.2. Контролери ЗП

Підключення будь-якого ЗП до мікроЕОМ здійснюється через контролер ЗП. Способи структурної і функціональної організації контролерів ЗП визначається двома основними факторами:

• форматами даних і режимами роботи конкретних ЗП;
• типом системного інтерфейсу мікроеом.

Найбільш перспективним виявився шлях стандартизації набору інформаційних і керуючих сигналів, якими обмінюються контролер і ЗП. Для різних типів мікроеом були розроблені контролери, що забезпечують:

• зв'язок ЗП по стандартному паралельному (ІРПР) каналі передачі даних;
• зв'язок ЗП по стандартному послідовному (ІРПС) каналі передачі даних;
• перетворення інформації з аналогової форми в цифрову з заданою точністю;
• перетворення інформації з дискретної форми представлення в аналогову в заданих діапазонах зміни аналогових величин.

На мал. 3.4 приведена блок-схема типового контролера ЗП в мікроеом, що мають системний інтерфейс з ізольованими шинами адреси і даних. Основу контролера ЗП складають кілька регістрів, що служать для тимчасового збереження переданої інформації. Кожен регістр має совю адресу (такі регістри називають портами введення- виводу). Регістри вхідних і вихідних даних працюють відповідно тільки в режимі читання і тільки в режимі запису. Регістр стану працює тільки в режимі читання і містить інформацію про поточний стан ЗП (включене/виключене, готове/не готове до обміну даними і т.п.). Регістр керування працює тільки в режимі запису і служить для прийому з мікроеом наказів для ЗП. Логіка керування контролера ЗП виконує селекцію адрес регістрів контролера, прийом, обробку і формування керуючих сигналів системного інтерфейсу, забезпечуючи тим самим обмін інформацією між регістрами контролера і шиною даних системного інтерфейсу мікроеом. Приемопередатчики шин адреси і даних служать для фізичного підключення електронних схем контролера до відповідних шин системного інтерфейсу. На мал. 3.5 приведена блок-схема типового контролера ЗП для системного інтерфейсу з мультиплексируемой шиною "адресі-адресі-дані". Порівняння двох контролерів на мал. 3.4 і мал. 3.5 показує, що між ними немає принципових розходжень у порядку використання регістрів. Розходження в структурі контролерів, викликані різною організацією системних інтерфейсів, виявляються тільки в побудові логіки керування (по різному організований прийом і селекція адрес) і способі підключення до шин системного інтерфейсу. В даний час у практику широко впроваджуються програмувальні контролери режими роботи яких установлюються спеціальними командами мікроЕОМ або визначаються програмами обміну з ЗП, збереженими, як правило, у змінних БІСА ПЗП або ППЗП. Програмувальні контролери необхідно набудовувати на конкретні режими обміну даними, властиві ЗП: синхронним або асинхронний, з використанням сигналів переривання або без їхнього використання, на задану швидкість обміну і т.д.
Настроювання таких контролерів на необхідний режим обміну виробляється за допомогою спеціальних команд (керуючих слів), переданих із процесора в контролер ЗП перед початком обміну. Керуюче слово записується в спеціальний регістр і ініціює заданий режим обміну з ЗП. Для підключення до мікроЕОМ ЗП зі складними алгоритмами керування (наприклад, НМД) використовуються програмні контролери зі збереженими в ПЗП або ППЗП програмами керування й обміну з ЗП. Такого роду контролери є, по суті справи, спеціалізованими мікроЕОМ, а їхнє настроювання на взаємодію з конкретним ЗП здійснюється зміною програми, тобто заміною БІС ПЗП або ППЗП.

 

4. Паралельна передача даних

Паралельна передача даних між контролером і ЗП є по своїй організації найбільш простим способом обміну. Для організації паралельної передачі даних крім шини даних, кількість ліній у якій дорівнює числу одночасно переданих бітів даних, використовується мінімальна кількість керуючих сигналів. У простому контролері ЗП, що забезпечує побайтову передачу даних у ЗП (мал.4.1), у шині зв'язку з ЗП використовується всього два керуючі сигнали - "Вихідні дані готові" і "Дані прийняті". Для формування керуючого сигналу "Вихідні дані готові" і прийому з ЗП керуючого сигналу "Дані прийняті" у контролері використовується однорозрядний адресуємий регістр стану і керування (А2). Одночасно з записом чергового байта даних із шини даних системного інтерфейсу в адресуемый регістр даних контролера (порт виводу А1) у регістр стану і керування записується логічна одиниця. Тим самим формується керуючий сигнал "Вихідні дані готові" у шині зв'язку з ЗП. ЗП, прийнявши байт даних, керуючим сигналом "Дані прийняті" обнуляє регістр стану контролера. При цьому формується: • керуючий сигнал (ЗПС) системного інтерфейсу "Готовність ЗП"; • ознака готовності ЗП до обману, переданий на процесор по одній з ліній твані даних системного інтерфейсу за допомогою стандартної операції введення під режимом програми асинхронного обміну.
Логіка керування контролера забезпечує селекцію адрес ре-метрів контролера, прийом КС системного інтерфейсу і формування на їхній основі внутрішніх керуючих КС контролера, формування ЗПС системного інтерфейсу "Готовність ЗП". Для сполучення регістрів контролера з байтами адреси і даних системного інтерфейсу в контролері використовуються приймачі шини адреси і приймачі-передавачі шини даних. Розглянемо на прикладі, яким чином контролер ЗП забезпечує рівнобіжну передачу даних у ЗП під керуванням програми асинхронного обміну. Алгоритм асинхронного обміну в даному випадку передачі простий.
1. Процесор мікроеом перевіряє готовність ЗП до прийому даних.
2. Якщо ЗП готовий до прийому даних (логічний 0 у регістрі стану і керування), то анід передаються із шини даних системного інтерфейсу в регістр даних контролера ЗП. Інакше повторюється пункт 1.
 

5. Послідовна передача даних

Використання послідовної лінії зв'язку для обміну даними з ЗП покладає на контролери ЗП додаткові, в порівнянні з контролерами для паралельного обміну, функцій. По-перше, виникає необхідність перетворення формату даних; з паралельного формату, у якому вони надходять у контролер ЗП системного інтерфейсу мікроеом, у послідовний при передачі у ЗП. По-друге, потрібно реалізувати відповідному режимові роботи ЗП спосіб обміну даними: синхронний або асинхронний.

5.1. Синхронні послідовні інтерфейси

Простий контролер для синхронної передачі у ЗП по послідовній лінії зв'язку (послідовний інтерфейс) представлений на малюнку. 5.1. 8-розрядний адресуємый буферний регістр контролера служить ля тимчасового збереження байта даних. Запис у буферний регістр із шини системного інтерфейсу виробляється також, як і в рівнобіжному інтерфейсі, тільки при наявності одиниці в однорозрядному адресуемому регістрі стану контролера. Одиниця в регістрі стану вказує на готовність контролера прийняти черговий байт у буферний регістр. Вміст регістра передається в процесор по одній з ліній шини даних системного інтерфейсу і використовується для формування керуючого сигналу системного інтерфейсу «Готовність ЗП». При записі чергового байта в буферний регістр, обнуляє регістр стану А2. Програма запису байта даних у буферний регістр аналогічна програмі паралельної передачі, за винятком команди переходу (потрібно використовувати команду перехід, якщо плюс). Перетворення даних з паралельного формату, у якому вони надійшли в буферний регістр контролера із системного інтерфейсу в послідовний і передача їх у лінію зв'язку виконуються в регістрі зсуву за допомогою генератора тактових імпульсів і двійкового 3-розрядного лічильника імпульсів у такий спосіб. Послідовна лінія зв'язку контролера з ЗП підключається до виходу молодшого розряду сдвигового регістра. По черговому тактовому імпульсі вміст сдвигового регістра зрушується на один розряд вправо й у лінію зв'язку «Дані» видається значення чергового розряду. Одночасно зі зрушенням у ЗП передається по окремій лінії тактовий імпульс «Синхронізація». Таким чином, кожен, переданий по лінії «Дані» біт інформації супроводжується синхронізуючим сигналом по лінії «Синхронізація», що забезпечує його однозначне сприйняття на прийомному кінці послідовної лінії зв'язку. Кількість переданих у лінію тактових сигналів, а отже, і переданих біт інформації підраховується лічильником тактових імпульсів. Як тільки вміст лічильника стає рівним ПРО, тобто передані 8 біт (1 байт) інформації, формується керуючий сигнал «Завантаження», що забезпечує запис у регістр зсуву чергового байта з буферного регістра. Цим же керуючим сигналом встановлюється в «1» регістр стану. Черговим тактовим імпульсом лічильник буде скинутий у «ПРО», і почнеться черговий цикл видачі 8 бітів інформації із регістру зсуву в лінію зв'язку. При записі байта даних у буферний регістр обнуляется регістр стану контролера. Нуль у цьому регістрі вказує, що в лінію зв'язку передається байт даних зі сдвигового регістра, а наступний переданий байт даних завантажений у сдвиговый регістр. Простий контролер для послідовного синхронного прийому даних їх ЗП складається з тих же компонентів, що і контролер для синхронної послідовної передачі, за винятком генератора тактових імпульсів. Буферний регістр контролера служить для тимчасового збереження байта даних, що надійшов зі сдвигового регістра. Читання байта даних з буферного регістра виробляється так само, як і рівнобіжному інтерфейсі. Одиниця в регістрі стану контролера вказує на готовність контролера передати черговий байт даних у системний інтерфейс. Дані, що надходять з лінії зв'язку, у послідовному коді перетворяться в контролері в рівнобіжний код за допомогою сдвигового регістра і трехразрядного двоичного лічильника тактових імпульсів у такий спосіб. Вхідна послідовна лінія зв'язку «Дані» підключається в контролері до послідовного входу сдвигового регістра, а вхідна лінія «Синхронізація» - на керуючий вхід «Зрушення» сдвигового регістра і на вхід лічильника тактових імпульсів. По черговому тактовому сигналі, що надійшов від синхрогенератора ЗП по лінії «Синхронізація», виробляються зрушення вмісту сдвигового регістра на один розряд вліво і запис чергового біта даних з лінії зв'язку «Дані» у молодший розряд цього регістра. Одночасно збільшується на одиницю вміст лічильника тактових імпульсів. Як тільки вміст лічильника стає рівним 0, тобто в сдвиговый регістр прийняті послідовно 8 битов інформації, формується керуючий сигнал «Запис», що забезпечує запис у буферний регістр чергового прийнятого байта зі сдвигового регістра. Цим же керуючим сигналом встановлюється в «1» регістр стану. За час прийому в сдвиговый регістр наступних 8 битов інформації байт даних з буферного регістра повинний бути переданий у ШД системного інтерфейсу мікроЕОМ. При цій передачі обнуляется регістр стану контролера і нуль у цьому регістрі означає, що в сдвиговый регістр приймається з лінії зв'язку черговий байт інформації.
 

5.2. Асинхронні послідовні інтерфейси

Організація асинхронного послідовного обміну даними з ЗП ускладнюється тим, що на передавальній і прийомній стороні послідовної лінії зв'язку використовуються набудовані на одну частоту, але фізично різні генератори тактових імпульсів і, отже, загальна синхронізація відсутня. Обмін даними з ЗП по послідовних лініях зв'язку широко використовуються в сучасних мікроеом, особливо в тих випадках, коли не потрібно високої швидкості обміну. Разом з тим застосування в мікроЕОМ послідовних ліній зв'язку з ЗП обумовлено двома важливими причинами. По-перше, послідовні лінії зв'язку прості по своїй організації: два проводи при симплексній і напівдуплексній передачі або чотири - при дуплексній. По-друге, у мікроЕОМ широко використовуються ЗП, обмін з якими необхідно вести в послідовному коді. У сучасних мікроЕОМ застосовують, як правило, універсальні контролери для послідовного обміну, тобто що забезпечують як синхронний, так і асинхронний режим обміну даними з ЗП.
На прикладі простого контролера ПДП був розглянутий тільки процес підготовки контролера і безпосередньо передачу даних у режимі ПДП. На практиці будь-який сеанс обміну даними з ЗП в режимі ПДП завжди ініціюється програмою, виконуваної процесором, і включає два наступні етапи: 1. На етапі підготовки ЗП до чергового сеансу обміну процесор, у режимі програмно- керованого обміну, опитує стан ЗП (перевіряє його готовність до обміну) і посилає у ЗП команди, що забезпечують підготовку ЗП до обміну. Така підготовка може зводитися, наприклад, до переміщення голівок на необхідну доріжку в нагромаджувачі на твердому диску. Потім виконується завантаження регістрів контролера ПДП. На цьому підготовка до обміну в режимі ПДП завершується, і процесор переключається на виконання іншої програми. 2. Обмін даними в режимі ПДП починається після завершення підготовчих операцій у ЗП з ініціативи або ЗП, як це було розглянуто вище, або процесора. У цьому випадку контролер ПДП необхідно доповнити регістром стану і керування, уміст якого буде визначати режим роботи контролера ПДП. Один з розрядів цього регістра буде ініціювати обмін даними з ЗП. Завантаження інформації в регістр стану і керування контролера ПДП виробляються програмним шляхом.